

ZSPD40XX 系列多功能光电测量前端
(适用于心率、血氧、心电测量)

目录

1 特性	3
2 应用	3
3 引脚配置和功能	4
4 功能框图	7
5 极限参数	8
6 电气特性	8
7 性能参数	9
8 光电特性	12
9 工作原理	13
9.1 概述	13
9.2 模拟信号接收链路	13
9.3 LED 驱动器	17
9.4 时钟系统	17
9.5 ADC 及数据处理	18
10 I ² C 通讯接口	19
11 寄存器表	20
12 寄存器描述	24
12.1 系统、全局寄存器	24
12.2 时钟相关寄存器	25
12.3 GPIO 相关寄存器	27
12.4 中断相关寄存器	27
12.5 选定时隙控制寄存器	30
12.6 数据寄存器	37
13 封装与包装信息	38
13.1 封装外形尺寸	38
13.2 包装材料信息	41
14 型号列表	43
联系方式	44
修订历史纪录	44
法律声明	45

1 特性

- 多功能光电测量前端
 - 集成光电测量模拟前端、ADC、LED 驱动器、时序控制与 FIFO
 - 129dB 动态范围（接收链路，单次采样）
 - 两路差分或两路带有反向偏置的单端光电二极管输入（最高四路无偏置单端）
 - 高环境光抑制性能
 - ◆ 60dB 动态环境光抑制能力（DC~1KHz）
 - ◆ 100uA 静态环境光消除电流
 - 4 个独立配置的时隙，用于多参数同步测量
 - 从 0.002Hz 至 16kHz 可配置的采样速率（单时隙）
 - 高精度 ADC
 - ◆ 超低功耗模式 16 位输出
 - ◆ 高性能模式 24 位输出
 - 多脉冲积分模式
 - ◆ 应对微弱信号场合
 - 多重转换模式
 - ◆ 最高 24 位有效数据输出
 - 3 路 LED 驱动器
 - ◆ 可编程恒流驱动
 - ◆ 每路最大 240mA 驱动电流
 - 在持续心率检测的典型工作条件下，仅 10 μ A 工作电流（含 LED 电流）
 - 独特的低成本心电图检测电路
 - 标准的 I²C 通讯接口
 - 128 字节 FIFO
 - 多种封装形式，适合不同应用场合
 - ◆ WLCSP-16 Ball（ZSPD4000）
 - ◆ 超小的 1.58*1.58mm WLCSP-16，适合空间紧凑的设备
 - ◆ QFN-20（ZSPD4000/ZSPD4005）
 - 标准的 3*3mm QFN-20，便于生产
 - ◆ OLGA-20（ZSPD4001）
 - 透明的 QFN-20 封装，片上集成光电二极管，适合透射式等应用
 - ◆ OLGA-15（ZSPD4018）
 - 透明的 QFN-15 封装，片上集成光电二极管，适合耳机等应用
 - ◆ OLGA-10（ZSPD4002）
 - 集成多波长 LED 和片上光电二极管的双腔体光学 LGA 封装，适合智能戒指等对空间要求极苛刻的应用
 - ◆ OLGA-13（ZSPD4003）
 - 集成多波长 LED 和高性能光电二极管的双腔体光学 LGA 封装
- -40°C 至 85°C 宽工作温度范围
- 电源电压
 - ◆ AVDD/DVDD 电压 1.7V 至 1.9V
 - ◆ IOVDD 电压 1.7V 至 3.6V


2 应用

- 可穿戴设备的持续心率监测/佩戴监测
- 血氧仪
- 单导联心电图检测
- 基于 PTT（脉搏波传导时间）的血压测量
- 消防烟雾报警器
- 环境光测量
- 气体检测

3 引脚配置和功能


16-PIN WLCSP (ZSPD4000)

俯视图




20-PIN QFN (ZSPD4000)

俯视图




OLGA-20 (ZSPD4001)

俯视图




20-PIN QFN (ZSPD4005)

俯视图




OLGA-15 (ZSPD4018)

俯视图




OLGA-10 (ZSPD4002)

俯视图



OLGA-13 (ZSPD4003)

俯视图



引脚功能

引脚序号 (WLCSP-16)	引脚序号 (QFN-20)		引脚序号 (OLGA-20)	引脚序号 (OLGA-15)	引脚序号 (OLGA-10)	引脚序号 (OLGA-13)	名称	类型	描述
(ZSPD 4000)	(ZSPD 4000)	(ZSPD 4005)	(ZSPD 4001)	(ZSPD 4018)	(ZSPD 4002)	(ZSPD 4003)			
B2	1	1	1	1		10	AVDD	S	模拟电源
B4	2	2	2				IN2	AIO	光电流输入 / 偏置电压输出 / ECG 输入
A4	3	3	3				IN3	AIO	光电流输入 / 偏置电压输出 / ECG 输入
A2	4		4	2	5	9	IN0	AIO	光电流输入 / 偏置电压输出 / ECG 输入
		4					NC	-	
A3	5		5	3	6	7	IN1	AIO	光电流输入 / 偏置电压输出 / ECG 输入
		5					NC	-	

引脚序号 (WLCSP-16)	引脚序号 (QFN-20)		引脚序号 (OLGA-20)	引脚序号 (OLGA-15)	引脚序号 (OLGA-10)	引脚序号 (OLGA-13)	名称	类型	描述
(ZSPD 4000)	(ZSPD 4000)	(ZSPD 4005)	(ZSPD 4001)	(ZSPD 4018)	(ZSPD 4002)	(ZSPD 4003)			
	6	6	6	4		8	VREF	AO	连接外部 1uF 电容至 VSS
B3	7	7	7				GPIO1	DIO	GPIO1
B1	8	8	8	6	8	2	GPIO0	DIO	GPIO0
	9	9	9				NC	NC	未连接
	10	10	10	5		6	DVSS	S	数字地
	11	11	11				NC	NC	未连接
C2	12	12	12	7	1	12	SDA	DIO	IIC 数据收发
C1	13	13	13	8	10	1	SCL	DI	IIC 时钟输入
D2	14	14	14	11	3	3	LEDVSS	S	LED 驱动器地
D1	15	15	15	12	集成绿色	集成绿色	LED0	AO	LED 驱动器 0
D3	16	16	16	10	集成红色	集成红色	LED1	AO	LED 驱动器 1
D4	17	17	17	9	集成红外	集成红外	LED2	AO	LED 驱动器 2
C3	18	18	18	13	9	4	IOVDD	S	IO 电源
C4	19	19	19	14		5	DVDD	S	数字电源
	20	20	20	15		11	AVSS	S	模拟地
	EPAD	EPAD					DVSS	S	数字地
A1					7		VSS	S	地 (模拟地 +数字地)
					4		VDD	S	电源 (模拟 电源+数字 电源)
					2	13	LEDVDD	S	LED 电源

4 功能框图




图 1. 功能框图

5 极限参数

参数	符号	最小值	典型值	最大值	单位	备注
模拟电源电压	AVDD	-0.3		1.9	V	到 VSS
数字电源电压	DVDD	-0.3		1.9	V	到 VSS
IO 电源电压	IOVDD	-0.3		3.6	V	到 VSS
IO 电压	V _{IO}	-0.3		IOVDD	V	到 VSS
存储温度	T _s	-45		125	°C	
工作温度	T _c	-40		85	°C	
静电放电 (HBM)	ESD _{HBM}	4000			V	
静电放电 (CDM)	ESD _{CDM}	500			V	

6 电气特性

参数	符号	最小值	典型值	最大值	单位	备注
电源						
模拟电源电压	AVDD	1.7	1.8	1.9	V	到 VSS
数字电源电压	DVDD	1.7	1.8	1.9	V	到 VSS
IO 电源电压	IOVDD	1.7		3.6	V	到 VSS
工作电流	I _{VDD}		8.3		μA	单时隙, 25Hz 数据输出速率, T _c = 25°C
系统总电流			10		μA	单时隙, 25Hz 数据输出速率, T _c = 25°C, 含 LED 电流 (25mA、3μs 脉冲)
系统总功耗			20		μW	单时隙, 25Hz 数据输出速率, T _c = 25°C, 含 LED 电流 (25mA@3V、3μs 脉冲)
待机电流	I _{standby}		0.5		μA	T _c = 25°C
峰值电流	I _{peak}		5.9		mA	T _c = 25°C
数字输入						
输入电压范围	V _{DI}	0		IOVDD	V	
施密特触发低到高	V _{T+}		1.6		V	IOVDD = 3.3V
施密特触发高到低	V _{T-}		1.2		V	IOVDD = 3.3V
数字输出						

参数	符号	最小值	典型值	最大值	单位	备注
输出低电平	V_{OL}			0.4	V	IOVDD = 3.3V
输出高电平	V_{OH}	2.4			V	IOVDD = 3.3V
低电平输出电流	I_{OL}	14/18	23/31		mA	$V_{OL} = \max$, 取决于 GPIOx_DS
高电平输出电流	I_{OH}	20/28	42/58		mA	$V_{OH} = \min$, 取决于 GPIOx_DS
I ² C 通讯						
位速率	F_{SCL}	0.1		1000	Kbps	
总线负载	C_{load}			30	pF	
外部上拉电阻	R_{EPU}	800			Ω	

7 性能参数

参数	最小值	典型值	最大值	单位	备注
ADC					
ADC 分辨率		16	24	bit	取决于 NUM_REPEAT_TSX 配置
采样率	0.002		16000	Hz	单时隙操作
信号链路					
输入电流分辨率 (3 μ s 单脉冲、4 μ s 积分窗口)		1.6 0.8 0.4 0.2 0.1 0.05 0.025 0.012		nA/LSB	TIA 反馈电阻 12.5K Ω TIA 反馈电阻 25K Ω TIA 反馈电阻 50K Ω TIA 反馈电阻 100K Ω TIA 反馈电阻 200K Ω TIA 反馈电阻 400K Ω TIA 反馈电阻 800K Ω TIA 反馈电阻 1.6M Ω
ADC 饱和电流 (3 μ s 单脉冲、4 μ s 积分窗口)		53 27 13 6.7 3.3 1.7 0.8		μ A	TIA 反馈电阻 12.5K Ω TIA 反馈电阻 25K Ω TIA 反馈电阻 50K Ω TIA 反馈电阻 100K Ω TIA 反馈电阻 200K Ω TIA 反馈电阻 400K Ω TIA 反馈电阻 800K Ω

参数	最小值	典型值	最大值	单位	备注
		0.4			TIA 反馈电阻 1.6MΩ
TIA 饱和电流		100		μA	TIA 反馈电阻 12.5KΩ
		50			TIA 反馈电阻 25KΩ
		25			TIA 反馈电阻 50KΩ
		12.5			TIA 反馈电阻 100KΩ
		6.3			TIA 反馈电阻 200KΩ
		3.1			TIA 反馈电阻 400KΩ
		1.6			TIA 反馈电阻 800KΩ
		0.78			TIA 反馈电阻 1.6MΩ
等效输入噪声 (内部 PD, LED 关闭, 4μs 积分窗 口)		4.5		nA rms	TIA 反馈电阻 12.5KΩ
		2.4			TIA 反馈电阻 25KΩ
		1.1			TIA 反馈电阻 50KΩ
		0.58			TIA 反馈电阻 100KΩ
		0.33			TIA 反馈电阻 200KΩ
		0.19			TIA 反馈电阻 400KΩ
		0.10			TIA 反馈电阻 800KΩ
		0.06			TIA 反馈电阻 1.6MΩ
等效输入噪声 (90%满量程信 号, 4μs 积分窗 口) (含光电二极管 噪声)		7.5		nA rms	TIA 反馈电阻 12.5KΩ
		3.8			TIA 反馈电阻 25KΩ
		2.3			TIA 反馈电阻 50KΩ
		1.3			TIA 反馈电阻 100KΩ
		0.83			TIA 反馈电阻 200KΩ
		0.54			TIA 反馈电阻 400KΩ
		0.36			TIA 反馈电阻 800KΩ
		0.25			TIA 反馈电阻 1.6MΩ
信噪比 (90%满量程信 号, 4μs 积分窗 口) (含光电二极管 噪声)		77		dB	TIA 反馈电阻 12.5KΩ
		77			TIA 反馈电阻 25KΩ
		75			TIA 反馈电阻 50KΩ
		74			TIA 反馈电阻 100KΩ
		72			TIA 反馈电阻 200KΩ

参数	最小值	典型值	最大值	单位	备注
		70			TIA 反馈电阻 400K Ω
		67			TIA 反馈电阻 800K Ω
		64			TIA 反馈电阻 1.6M Ω
环境光抑制比		60		dB	
LED 脉冲电流	1		240	mA	每通道
LED 驱动器端口电压			3.6	V	注：驱动器端口电压不等同于 LED 阳极电压
LED 驱动器关断时漏电流			57	nA	
LED 驱动器压降		135		mV	$I_{LED} = 25mA$
		230			$I_{LED} = 100mA$
		500			$I_{LED} = 235mA$
振荡器					
32K 振荡器误差		1		%	校准后
24M 振荡器误差		1.5		%	校准后

8 光电特性

参数	最小值	典型值	最大值	单位	备注
封装透光率	99			%	OLGA 封装, 450-950nm
片上光电二极管灵敏度		0.65		A/W	ZSPD4001/4002/4018, @800nm
合封 LED 峰值波长		525 660 940			绿光 红光 红外线
参数	图表				
相对灵敏度 vs. 入射角					
相对灵敏度 vs. 波长					

9 工作原理

9.1 概述

ZSPD40XX 通过 LED 驱动产生激励信号，并通过模拟前端的电流输入接收并测量返回信号。共有 4 组独立的时隙控制，可在不同的时隙中配置不同的 LED 驱动器以及不同的模拟前端参数。

9.2 模拟信号接收链路

ZSPD40XX 的模拟信号接收链路包含了电流信号输入端口、内部光电二极管（仅 ZSPD4001/4002）、模拟输入选通器、输入偏置消除电流源、跨阻放大器、环境光抑制电路和积分器。

模拟信号接收链路受时隙控制使能，在每一个时隙的活动周期，模拟信号接收链路将按照对应时隙的配置被激活，并与相对应的发射链路（LED 驱动器）同步工作。

9.2.1 时隙

为降低系统功耗，ZSPD40XX 采用时隙方式工作。每完成一轮信号采样，芯片就会进入睡眠模式，关闭大部分模块的电源，直至下一个时隙周期再次进入活动状态。典型的时隙周期工作流程如下图。




图 2. 典型时隙周期工作流程

ZSPD40XX 的时隙周期由低速时钟驱动，因此，应首先提供低速时钟。芯片默认的低速时钟源配置为内部 32K 振荡器，置位 OSC32K_EN 使能内部 32K 振荡器即可提供低速时钟。低速时钟启动后，通过置位 OP_EN 寄存器来启动芯片的时隙循环。OP_EN 置位后，系统首先启动必要的内部模块并确保它们进入稳定工作状态，这需要 2ms，即上图 t1 时间。随即系统自动进入第一个时隙的活动期间。

ZSPD40XX 允许启用至多 4 组不同的时隙配置，即 Time Slot A ~ D，每组时隙有不同的参数配置，以便以多组不同的参数来进行信号采集。在一个时隙的活动期间内，系统按照 Time Slot A ~ D 的顺序，依次启动每一个被使能的时隙。未被使能的时隙将被跳过，直接进入下一个使能的时隙。上图所示为 Time Slot A 及 C 被使能的情形，即 TSA_EN=1、TSB_EN=0、TSC_EN=1、TSD_EN=0 的配置。当最后一个使能的时隙工作结束后，芯片进入睡眠状态，直至下一个时隙的活动期间。时隙周期（即上图 t2 时间）由 TIMESLOT_PERIOD 决定。

时隙的周期即系统的采样周期，因此，对于心率测量等频率敏感型应用，用户应保证低速时钟的准确性及 TIMESLOT_PERIOD 配置的准确性。如使用内部 32K 振荡器作为低速时钟源，请参考低速振荡器校准部分。

当使用外部时钟信号作为低速时钟源时，除频率准确性外，用户还应确保在 OP_EN 使能时，外部时钟已经稳定震荡。并在整个 OP_EN 使能期间（包括睡眠时间）提供稳定的时钟输入。

在一个时隙的使能期间，典型的工作流程如下图。




图 3. 典型使能的时隙周期内的工作流程

在 a 时刻，芯片自动启动内部 24M 振荡器（如高速时钟源配置为内部 24M 振荡器），为时隙内时序提供时钟基准，接收链路各模块上电。同时，将端口的连接由 xxxxx_SLEEP_CON 所指定的状态切换为 xxxxx_PRE_CON_TSX 所指定的状态，将 VC 电压由 VC_SLEEP 所指定的状态切换为 VC_SEL_TSX 所指定的状态。芯片由睡眠状态进入预备状态。预备状态的时长 t_1 由 PRECON_WIDTH_TSX 指定。

在 b 时刻，芯片将端口的连接由 xxxxx_PRE_CON_TSX 所指定的状态切换为 xxxxx_ACT_CON_TSX 所指定的状态，即由预备状态进入了活动状态。

经过 t_2 时长，在 c 时刻，发射链路工作，驱动当前时隙中被使能的 LED 发光，发光持续 t_3 时长。时间 t_2 由 LED_OFFSET_TSX 指定，而 t_3 由 LED_WIDTH_TSX 指定。

LED 发射光被光电二极管接收后，光电流被跨阻放大器转化为电压信号，经环境光消除处理后，信号被积分器积分。积分器在一个特定的时间窗口内对信号进行积分，由于信号回落产生负向过冲，因此积分窗口分为正负两个窗口。默认配置下，正向积分窗口在前，以获得正向的积分电压输出。积分窗口宽度 t_5 由 INTG_WIDTH_TSX 设置，为了尽可能将有效信号积分，并减少噪声，建议积分窗口宽度设置为 LED 发光时间 + $1\mu\text{s}$ 。积分窗口开始时间 t_4 ，由 INTG_OFFSET_TSX 和 INTG_FINE_OFFSET_TSX 设置，最佳的设置为正负积分窗口切换时间位于信号过冲过零时间点。在工程实践上，获得最佳设置值的简单方式为，在所有其他设置及测试环境一致条件下，调整 INTG_OFFSET_TSX 和 INTG_FINE_OFFSET_TSX 设置，直到获得最大的 ADC 读数，则此时为最佳设置。

积分窗口时间结束后，ADC 开始采样积分器输出电压，采样过程 t_6 需要持续 $10\mu\text{s}$ 时间。芯片将于 h 时刻将 ADC 转换结果放入 FIFO。

h 时刻后，芯片将自动关闭 24M 振荡器，关闭无需继续工作的模块电源，并将 VC 电压和端口连接状态切换回睡眠模式的设置。至此，一个时隙的工作结束。

当使用外部时钟作为高速时钟源时，由于外部难以预知时隙的工作时间，因此，应当在整个 OP_EN 使能期间提供稳定的时钟输入。在睡眠状态，系统会自动关闭高速时钟域的时钟供给，因此，除了外部高速时钟本身的功耗外，这并不会额外增加 ZSPD40XX 的功耗。

9.2.2 电流信号输入端口

共有 4 个电流输入端口，IN0/IN1/IN2/IN3，通常用于连接光电二极管。通过对模拟输入选通器的设置可以将输入端口配置为单端或差分模式工作，并可以为单端配置的光电二极管提供偏置电压。因此，这 4 个端口可以作为两对差分输入，或者作为 4 路单端输入，或者作为 2 路单端输入加 2 路偏置电压输出。多路输入电流可以在不同的时隙中分别独立测量。

对于 ZSPD4001/4002，另有内部集成光电二极管可作为信号源，它可以与外部信号输入分别工作于不同的时隙。内部光电二极管仅能以单端模式工作。

9.2.3 将电流信号输入端口用作 ECG 测量

利用 ZSPD40XX 系列高精度的电流检测能力及灵活的输入时序控制，可以利用一个简单的外部阻容网络通过电流信号输入端口来完成心电信号的电压测量。其原理是利用 ECG 电压对外部电容充电，并在测量时隙中使电容通过限流电阻向电流输入端口放电。具体配置方式，参考泽声科技相关应用手册。

9.2.4 模拟输入选通器

模拟输入选通器用于将外部信号源或内部光电二极管，在不同的时隙以不同的配置接入跨阻放大器的电流输入端。并在时隙间的睡眠状态为外部信号源或内部光电二极管提供一个确定的状态。

模拟输入选通器电路原理如图下所示。




图 4. 模拟输入选通器电路原理图

xxxxx_ACT_CON_TSX 用于配置系统处于测量时隙时（活动状态）的端口连接，每个时隙可以分别独立配置连接模式。当使用差分模式时，将 IN0/1 或 IN2/3 端口分别连接到跨阻放大器的两个输入端。特别的，由于只有 IN1/3 可以被连接到跨阻放大器的同相输入端（TIA_INP），因此，当使用差分模式时，应将光电二极管的阳极连接到 IN0/2，阴极连接到 IN1/3，以便光电流在后端电路中转换为正电压。使用单端模式时，应将使用的端口连接至跨阻放大器的反相输入端（TIA_INN）。未使用的输入端口也可以通过 xxxxx_ACT_CON_TSX 的配置向外部的光电二极管提供反向偏置电压。

当 ZSPD40XX 不处于测量时隙中时（睡眠状态），端口的连接状态由 xxxxx_SLEEP_CON 决定。浮空配置有助于防止漏电流，降低系统功耗。但视外部器件与应用模式的不同，也可能需要通过其他配置来维持外部传感器件正确的偏置状态或者泄放电荷。特别需要注意的是，VC 电压源在非活动状态下可能与活动状态不同，这取决于 VC_SLEEP 的配置。

在由非活动状态切换到活动状态时，具有一个可选的预备状态。默认配置下，预备状态具有 8 μ s 时长，此时间可通过 PRECON_WIDTH 来改变，而配置 PRECON_WIDTH 为 0 则意味着不使用预备状态。预备状态用于在测量前将端口连接到特定的偏置电压来帮助输入端口上的传感器建立工作点。预备状态通过 xxxxx_PRE_CON_T SX 来配置。

9.2.5 跨阻放大器

信号电流通过模拟多路选通器被输入跨阻放大器，进行电流电压转换。跨阻放大器具有 12.5K Ω 、25K Ω 、50K Ω 、100K Ω 、200K Ω 、400K Ω 、800K Ω 、1.6M Ω 共计 8 档可编程增益，增益由 TIA_GAIN_T SX 寄存器进行配置，同时具有与之匹配的反馈电容配置，反馈电容由 TIA_CAP_T SX 寄存器进行配置。

外部信号输入状态下，系统默认灌电流为信号正方向。而使用内部光电二极管时，系统默认吸电流方向为信号正方向。因此，当使用外部光电二极管，连接为对地偏置方向时，需要用户自行反转输出数据极性。也可以通过 REVERSE_INTG_T SX 或 SUBTRACTION_T SX 改变数据输出极性。

9.2.6 输入偏置消除电流源

如果使能了输入偏置消除电流源，它将与发射链路同步工作，产生输入偏置消除电流脉冲并与信号电流一同被输入跨阻放大器。通常，输入偏置消除电流被配置为与信号电流方向相反，抵消信号电流中的直流成分，以获得更高的信噪比及动态范围。通过 IOC_EN 来开启输入偏置消除电流，并通过 IOC_CURRENT 来配置具体的电流大小

当使用单端输入配置的光电二极管时，通常应使能 IOC_N_SINK 来在跨阻放大器的反相输入端 (TIA_INN) 上抽取电流以便实现预期的效果。使用内部光电二极管时，应使能 IOC_P_SOURCE 来在跨阻放大器的反相输入端 (TIA_INN) 上灌入电流。而当使用差分输入配置的光电二极管时，应当同时使能 IOC_N_SINK 和 IOC_P_SOURCE。当然用户也可以任意组合配置以实现特定的其它消除效果。

特别地，此输入偏置消除电流源设计被用来消除光路中未含有信号的光电流（结构反射、透射），或者信号电流中用户不关心的直流成分。不建议使用此功能消除环境光干扰，在 ZSPD40XX 的标准工作模式下，环境光信号将被环境光抑制电路很好的消除。

9.2.7 环境光抑制电路

跨阻放大器输出的电压信号，进入环境光抑制电路，环境光抑制电路具有约 50dB 的环境光抑制能力 (DC~1kHz)。当使能环境光抑制电路时 (ALC_EN_T SX)，此模块将自动工作，无需设置环境光消除电流或设计数字反馈算法。

9.2.8 积分器

积分器将前级输出信号进行积分，并驱动 ADC 的输入。当不需要使用积分功能时，积分器也可被配置为一级缓冲器，并可以具有 -3dB 的信号衰减。当无法通过简单的增大 LED 电流（例如 VLED 无法提供足够的电压或已经达到 LED 或 LED 驱动器的最大电流）获得足够的接收信号强度时，可以通过将多次 LED 脉冲进行积分，用一次 ADC 转换进行测量。此功能通过 NUM_INT_T SX 进行配置。

环境光抑制电路和积分器在模拟信号链路中是可选的，可以将跨阻放大器的输出直接接入 ADC，也可以将跨阻放大器的输出直接接入积分器（或缓冲器）。但是，如果使能了环境光消除模块，则应当同时使能积分器，以便获得与设计预期相符的性能。

9.3 LED 驱动器

ZSPD40XX 具有 3 路独立的 LED 驱动器，他们可在每个时隙独立被配置与使能。通过 LEDx_CURRENT 的配置每路 LED 驱动器可以产生 1~240mA 的灌电流。当 LEDx_CURRENT 设置为 0 时，在相应时隙，此 LED 驱动器被禁用。而设置超过 0 时，在相应时隙，此 LED 驱动器使能。具体的，当 $1 \leq \text{LEDx_CURRENT} \leq 16$ 时，LEDx_CURRENT 值每增加 1，驱动电流增加约 1mA。而当 $\text{LEDx_CURRENT} > 16$ 时，LEDx_CURRENT 值每增加 1，驱动电流增加约 2mA。

LEDx 端口可以承受最大 3.6V 的电压，任何超过这个值的电压都可能影响器件的可靠性，甚至导致失效。但应当注意的是，LEDx 端口的电压不等于 V_{LED} ， V_{LED} 指加载在 LED 阳极的电压，而 LEDx 端口上的电压等同于 LED 阴极的电压。在 ZSPD40XX 的 LED 驱动器关断时，会持续保持 nA 级别的漏电流，这在基本不影响系统功耗的情况下，使得 LED 产生了一个明显的压降。此设计有助于允许将工作压降较大的 LED 连接到较高的 V_{LED} ，从而保证它们能够被驱动到较高的电流水平。多数情况下，绿光 LED 可以被直接连接到至少 4.2V（单节锂电池）的电压并且保证 LEDx 不承受超过 3.6V 的电压。但应注意，这取决于工作条件以及所使用的 LED 的特性，设计中需要将 V_{LED} 连接到超过 3.6V 的电压时，应保证进行充分的测试与评估。

LED 驱动器工作时，会产生一定的压降，这取决于驱动电流的水平。应保证 V_{LED} 大于 LED 在所设定电流下的正向导通电压及 LED 驱动器压降之和，否则，LED 电流将无法达到所设置的电流值。

当 LED 线路较长或使用了接插件时，线路的寄生电感将不可忽视，必要时，在 LEDx 端口与 V_{LED} 之间连接反向偏置的保护二极管。

9.3.1 LED 旁路电容的计算

LED 旁路电容的容值（以下称为 C_{VLED} ）需求取决于 LED 工作时的最大压降（ $V_{\text{FB_LED_MAX}}$ ）、LED 工作时的最大电流（ $I_{\text{LED_MAX}}$ ）、LED 供电的最低电压（ $V_{\text{LED_MIN}}$ ）、LED 脉冲宽度（ $t_{\text{LED_PW}}$ ）、以及 LED 驱动器的最大压降（ V_{COMP} ）。

$$C_{\text{VLED}} = (t_{\text{LED_PW}} \times I_{\text{LED_MAX}}) / (V_{\text{LED_MIN}} - (V_{\text{FB_LED_MAX}} + V_{\text{COMP}})) \quad (1)$$

应用中建议在计算值基础上增加足够的裕量，以保证 LED 可以被驱动到预期的电流。另外，还有一些因素需要注意。当时隙间隔很小时，电容放电后可能无法被完全充电。以及 MLCC 电容器在直流偏置条件下的容量降低。

9.4 时钟系统

ZSPD40XX 功能的运作需要一个低速时钟源与一个高速时钟源，为此，内部具有 32KHz 和 24MHz 两个振荡器。可以通过这两个振荡器和/或外部时钟源直接或间接的为系统提供这两个时钟。

9.4.1 低速时钟

低速时钟用于控制时隙的产生周期，ZSPD40XX 进入操作状态后，低速时钟需要保持使能。具体的，由低速时钟驱动一个计数器，计满一个预设的时隙周期（TIMESLOT_PERIOD）时，将测量系统由休眠状态唤醒至工作状态，并依次执行 A~D 时隙。但当 SUB_PERIOD 不为 0 时，相应的时隙将每间隔设置的次数实际运行一次。同时计数器重置，开始下一个和周期的计数。

低速时钟可由如下几个时钟源获得，分别是：内部 32KHz 振荡器、外部低速时钟输入、外部高速时钟输入分频。这个选择通过 CLK_SEL 寄存器配置。如果选择外部时钟输入，需要通过 CLK_GPIO 寄存器来指定外部时钟从哪个 GPIO 输入，并通过 GPIOx_CFG 将相应 GPIO 配置为输入模式。当选择外部高速时钟输入

分频时，低速时钟由外部输入的高速时钟 750 分频而来。如果选择内部 32KHz 振荡器，应在时隙周期启动之前，通过 OSC32K_EN 寄存器打开内部 32KHz 振荡器。无论使用内部振荡器还是外部时钟输入，相应时钟源需要在时隙操作开启的整个时间内保持开启。

9.4.2 高速时钟

高速时钟用于时隙激活时操作时序的驱动，并为 ADC 提供时钟。

高速时钟可由如下几个时钟源获得，分别是：内部 24MHz 振荡器、外部高速时钟输入。这个选择通过 CLK_SEL 寄存器配置。如果选择外部时钟输入，需要通过 CLK_GPIO 寄存器来指定外部时钟从哪个 GPIO 输入，并通过 GPIOx_CFG 将相应 GPIO 配置为输入模式。由于高速时钟仅在时隙激活时使用，当选择内部 24MHz 振荡器时，ZSPD40XX 将在时隙激活时自动打开振荡器，并在时隙休眠时关闭以节约能耗。但由于外部时钟源难以与时隙同步控制，因此，当采用外部时钟输入时，应确保相应的 GPIO 上始终有时钟输入信号。

9.4.3 时钟校准

低速时钟精度影响时隙周期，从而影响到系统的采样率。而高速时钟的精度可能影响到系统的测量精度。当使用内部振荡器作为时钟源时，ZSPD40XX 允许对两组内部振荡器进行校准，以便获得更好准确的周期与测量结果。

9.4.3.1 32KHz 振荡器校准

打开 32KHz 振荡器后，通过配置 GPIOx_CFG 和 GPIOx_OUT，将 32KHz 振荡器频率输出到一组 GPIO。外部通过 MCU 以晶体振荡器作为时基的定时计数器系统测量后，得到与标准频率的偏差。根据偏差调整 OSC32K_CAL 寄存器，此时 32KHz 振荡器频率会发生变化，再次测量。循环以上步骤直至找到偏差最小的配置，此时 32KHz 振荡器频率校准完成。

9.4.3.2 24MHz 振荡器校准

完成 32KHz 振荡器校准后，将 OSC24M_CAL_EN 置位，ZSPD40XX 将自动通过 32KHz 振荡器来校准 24MHz 振荡器，无需用户程序参与。用户可通过 OSC24M_CAL_DONE 寄存器来确认校准完成。并通过 OSC24M_AUTO_CAL 寄存器读取校准值。

9.5 ADC 及数据处理

在标准模式下，每个时隙周期，ADC 进行一次转换。ADC 的 16 位转换结果会存入 FIFO。当需要获得更高信噪比时，可通过 NUM_REPEAT_TSX 打开多次转换模式。此模式下时隙操作会重复至多 256 次，获得的数据将被累加。此模式下，应当同时使能 WFIFO_DSIZE_TSX，将数据以 32 位的格式存入 FIFO。

在多次转换模式下，可通过 SUBTRACTION_TSX 和 REVERSE_INTG_TSX 来调整每次转换的 ADC 结果的极性和每次积分的极性。可用于消除链路失调及噪声，也可配合接收调制模式实现数字环境光抑制。

特别地，DIS_TIA_OV_OUT_FS 和 ADC_OV_OUT_FS 设置会影响到 FIFO 的数据，当 TIA 的输出饱和和检测机制或 ADC 的输入饱和和检测机制探测到信号饱和时，将会根据这两个寄存器的设置，决定是否将 FIFO 数据直接修改为满幅值数据。此功能用于方便客户在不读取相应标志位的情况下，从 FIFO 数据判断信号链的饱和状况。尤其是当强环境光导致 TIA 饱和时，由于环境光抑制特性，用户难以从数据中发现信号链饱和的现象。

10 I²C 通讯接口

器件地址：0x5B+ 读写位

读写位：0 为写寄存器，1 为读寄存器。

即写地址为 0xB6，读地址为 0xB7。

8 位寄存器地址，16 位寄存器。

写寄存器时序：



图 5. I²C 写时序示意图

读寄存器时序：




图 6. I²C 读时序示意图

11 寄存器表

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
0x00	0x0400	CHIP_ID (R)												CLR_FIFO (W)		SW_RESET (W)	
0x01	0x0002	VERSION[3:0] (RO)															
0x02	0x0000	OSC24M_AUTO_CAL[3:0] (RO)				OSC24M_CAL_DONE (RO)			OSC24M_CAL_EN	OSC32K_EN	EXT_SYNC_IO	EXT_SYNC_EN	OP_EN	TSD_EN	TSC_EN	TSB_EN	TSA_EN
0x03	0x0000						EXT_CLK_IO	CLK_SEL[1:0]		TIMESLOT_PERIOD [23:16]							
0x04	0x0280	TIMESLOT_PERIOD [15:0]															
0x05	0x0168	OSC32K_CAL[9:0]															
0x06	0x0000							VREF_FLT_SEL	FAST_CHG_SEL	FIFO_OVERFLOW	INT_FIFO_AUTO_CLR		INT_TIA_EN	INT_ADC_EN	INT_FIFO_OFLO_W_EN	INT_FIFO_UFLO_W_EN	INT_FIFO_THRH_D_EN
0x07	0x0000 RO/[15:8] W1C	INT_LLEV_TSD	INT_LLEV_TSC	INT_LLEV_TSB	INT_LLEV_TSA	INT_HLEV_TSD	INT_HLEV_TSC	INT_HLEV_TSB	INT_HLEV_TSA	FIFO_WORD_COUNT[7:0] (RO)							
0x08	0x0000 RO/W1C					INT_TIA_OV	INT_TIA_OV	INT_TIA_OV	INT_TIA_OV	INT_ADC_OV	INT_ADC_OV	INT_ADC_OV	INT_ADC_OV	0	INT_FIFO_UFLO	INT_FIFO_OFLO	INT_FIFO_THRH

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
						TSD	TSC	TSB	TSA	TSD	TSC	TSB	TSA		W	W	D
0x09	0x0000	INT_LLEV_TSD_IO	INT_LLEV_TSC_IO	INT_LLEV_TSB_IO	INT_LLEV_TSA_IO	INT_HLEV_TSD_IO	INT_HLEV_TSC_IO	INT_HLEV_TSB_IO	INT_HLEV_TSA_IO								
0x0A	0x0000					INT_TIA_OV_TSD_IO	INT_TIA_OV_TSC_IO	INT_TIA_OV_TSB_IO	INT_TIA_OV_TSA_IO	INT_ADC_OV_TSD_IO	INT_ADC_OV_TSC_IO	INT_ADC_OV_TSB_IO	INT_ADC_OV_TSA_IO		INT_FIFO_UFLO_W_IO	INT_FIFO_OFLO_W_IO	INT_FIFO_THRH_D_IO
0x0B	0x0000	GPIO1_OUT[3:0]				GPIO1_DS	GPIO1_POL	GPIO1_CFG [1:0]		GPIO0_OUT[3:0]				GPIO0_DS	GPIO0_POL	GPIO0_CFG [1:0]	
0x0C	0x000B													FIFO_THRESHOLD [5:0]			
0x0D	0x0176													CLK_DIV_RATIO [11:0]			
0x0E	0x0000					INP23_SLEEP_CON [2:0]			ADC_OV_UT_FS	DIS_TIA_OV_UT_FS	VC_SLEEP[1:0]		INTP_D_SLEEP_CON	INP01_SLEEP_CON [2:0]			
0x0F	0x000F													TSD_REG_SEL	TSC_REG_SEL	TSB_REG_SEL	TSA_REG_SEL
0x42	0x0408	VREF_BUF_EN															
分时隙寄存器区																	
0x10	0x0000					HLEV_SHFT_CNT_TSX [3:0]				LLEV_SHFT_CNT_TSX [3:0]					INT_LLEV_EN	INT_HLEV_EN	DWO_RD_DATA

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
															_TSX	_TSX	_TSX
0x11	0x0000	LOW_LEVEL_T SX [15:0]															
0x12	0x0000	HIGH_LEVEL_T SX [15:0]															
0x13	0x0000																LED0_CURRENT_T SX [6:0]
0x14	0x0000																LED1_CURRENT_T SX [6:0]
0x15	0x0000																LED2_CURRENT_T SX [6:0]
0x16	0x0017					LED_MASK_T SX [3:0]						LED_OFFSET_T SX [7:0]					
0x17	0x0003																LED_WIDTH_T SX [7:0]
0x18	0x0007		INTPD_ACT_CON_T SX [2:0]				INTPD_PRE_CON_T SX [2:0]				PRECON_WIDTH_T SX [7:0]						
0x19	0x0042	IN2_ACT_CON_T SX [3:0]				IN2_PRE_CON_T SX [3:0]				IN0_ACT_CON_T SX [3:0]			IN0_PRE_CON_T SX [3:0]				
0x1A	0x0011	IN3_ACT_CON_T SX [3:0]				IN3_PRE_CON_T SX [3:0]				IN1_ACT_CON_T SX [3:0]			IN1_PRE_CON_T SX [3:0]				
0x1B	0x0001	TIA_CAP_T SX [6:0]							TIA_GAIN_T SX [2:0]				TIA_VREF_T SX [1:0]		TIA_EN_T SX		
0x1C	0x1205								INTG_3DB_T SX	INTG_INPUT_RES_T SX [1:0]		BUFF_GAIN_T SX	INTG_AS_BUFF_T SX	ALC_INTG_BYP_T SX	INTG_EN_T SX	ALC_BYP_T SX	ALC_EN_T SX
0x1D	0x0616				INTG_FINE_OFFSET_T SX [4:0]					INTG_OFFSET_T SX [7:0]							
0x1E	0x0004																INTG_WIDTH_T SX [7:0]
0x1F	0x0000					VC_SEL_MOD_T SX [1:0]			VC_SEL_T SX [1:0]		SUBTRACTION_T SX [3:0]			REVERSE_INTG_T SX [3:0]			
0x20	0x0013																MOD_OFFSET_T SX [7:0]
0x21	0x0003								MOD_TYPE_T SX [1:0]		MOD_WIDTH_T SX [7:0]						
0x22	0x0000	ADC_ADJUST_T SX [15:0]															
0x23	0x0000	SUB_PERIOD_T SX [3:0]				NUM_INT_T SX [3:0]				NUM_REPEAT_T SX [7:0]							
0x24	0x0000	IOC_	IOC_DLY_T SX	IOC_	IOC_	IOC_P	IOC_P				IOC_CURRENT_T SX [8:0]						

地址	初始值	bit15	bit14	bit13	bit12	bit11	bit10	bit9	bit8	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0
		EN_ TSX	[1:0]		N_SI NK _TSX	N_SO URCE _TSX	_SINK _TSX	_SOU RCE _TSX									
先进先出数据缓冲区																	
0x60	0x0000 RO	FIFO_DATA [15:0]															

仅供 立创商城 使用
 id:1c7729ccc449e090

12 寄存器描述

12.1 系统、全局寄存器

名称	位宽	初值	读写	描述
SW_RESET	1	-	W	写 1 芯片复位。
CHIP_ID	16	0x0400	R	芯片型号缩写，只读。
VERSION	4	0010	RO	芯片版本号，只读。
TSA_EN	1	0	R/W	时隙 A 操作使能控制。 0: 不启用时隙 A 1: 启用时隙 A
TSB_EN	1	0	R/W	时隙 B 操作使能。（选项同上）
TSC_EN	1	0	R/W	时隙 C 操作使能。（选项同上）
TSD_EN	1	0	R/W	时隙 D 操作使能。（选项同上）
OP_EN	1	0	R/W	时隙操作使能控制。 0: 停止时隙操作 1: 开始时隙操作
INP01_SLEEP_CON	3	000	R/W	休眠时信号输入端口 0/1 连接状态选择。 000: 所有端口浮空 001: IN0 连接到 VC, IN1 浮空 010: IN1 连接到 VC, IN0 浮空 011: IN0、IN1 短接, 同时连接到 VC 1XX: IN0、IN1 短接, 同时浮空
INP23_SLEEP_CON	3	000	R/W	休眠时信号输入端口 2/3 连接状态选择。 000: 所有端口浮空 001: IN2 连接到 VC, IN3 浮空 010: IN3 连接到 VC, IN2 浮空 011: IN2、IN3 短接, 同时连接到 VC 1XX: IN2、IN3 短接, 同时浮空
INTPD_SLEEP_CON	1	0	R/W	休眠时内部光电二极管阴极连接状态选择。 0: 浮空

名称	位宽	初值	读写	描述
				1: 连接到 VC
VC_SLEEP	2	00	R/W	休眠时光电管阴极电压选择。 00: AVDD 01: GND 10: 浮空 11: 未定义
FAST_CHG_SEL	1	0	R/W	时隙操作使能时对 VREF 电容充电时间选择。 0: 1ms 1: 15ms (当使用具有 VREF 引脚外接电容的封装时需选此项)
VREF_FLT_SEL	1	0	R/W	内部电压基准滤波器选择。 0: 标准 1: 增强 (使能 VREF_BUF_EN 时推荐使用此选项)
VREF_BUF_EN	1	0	R/W	内部电压基准驱动增强使能。 0: 不启用 1: 增强内部基准驱动能力 (推荐使能以降低工频影响)
TSA_REG_SEL	1	1	R/W	时隙 A 选定控制寄存器映射使能控制。 0: 对选定时隙控制寄存器的读写不映射到时隙 A 1: 对选定时隙控制寄存器的读写映射到时隙 A
TSB_REG_SEL	1	1	R/W	时隙 B 选定控制寄存器映射使能控制。 (选项同上)
TSC_REG_SEL	1	1	R/W	时隙 C 选定控制寄存器映射使能控制。 (选项同上)
TSD_REG_SEL	1	1	R/W	时隙 D 选定控制寄存器映射使能控制。 (选项同上)

12.2 时钟相关寄存器

名称	位宽	初值	读写	描述
TIMESLOT_PERIOD	24	0x000280	R/W	时隙工作周期数。 时隙工作周期 = 低速时钟周期 * TIMESLOT_PERIOD
EXT_SYNC_EN	1	0	R/W	时隙外部同步使能控制。 0: 时隙使用低速时钟驱动 1: 时隙使用外部同步信号驱动

名称	位宽	初值	读写	描述
EXT_SYNC_IO	1	0	R/W	时隙外部同步信号源选择。 0: GPIO0 1: GPIO1
OSC32K_EN	1	0	R/W	32KHz 振荡器使能控制。 0: 32KHz 振荡器停止 1: 32KHz 振荡器工作
OSC32K_CAL	10	0x0168	R/W	32KHz 振荡器校准值。
OSC24M_CAL_EN	1	0	R/W	写 1 启动 24MHz 振荡器自动校准。 读取指示 24MHz 振荡器自动校准状态。 0: 未进行校准或已校准结束 1: 正在校准中
OSC24M_CAL_DONE	1	0	RO	1: 24MHz 振荡器自动校准完成 0: 未进行过 24MHz 振荡器自动校准
OSC24M_AUTO_CAL	4	0	RO	24MHz 振荡器自动校准值。
CLK_SEL	2	00	R/W	时钟选择。 00: 低速时钟使用内部 32KHz 振荡器 高速时钟使用内部 24MHz 振荡器 01: 低速时钟使用外部时钟输入 高速时钟使用内部 24MHz 振荡器 10: 低速时钟使用内部 32KHz 振荡器 高速时钟使用外部时钟输入 11: 低速时钟由高速时钟分频 高速时钟使用外部时钟输入
EXT_CLK_IO	1	0	R/W	外部时钟输入源选择。 0: GPIO0 1: GPIO1
CLK_DIV_RATIO	12	0x176	R/W	时钟分频比。 由高速时钟分频产生低速时钟时的分频比，以及由 GPIO 输出 24MHz 振荡器频率时的分频比。

12.3 GPIO 相关寄存器

名称	位宽	初值	读写	描述
GPIO0_CFG	2	00	R/W	GPIO0 模式配置。 00: GPIO0 不使能。 01: GPIO0 配置为输出模式 (Push-Pull) 10: GPIO0 配置为输出模式 (Open-Drain) 11: GPIO0 配置为输入模式
GPIO1_CFG	2	00	R/W	GPIO1 模式配置。(选项同上)
GPIO0_POL	1	0	R/W	GPIO0 输出极性选择。 0: 默认极性 1: 极性反向
GPIO1_POL	1	0	R/W	GPIO1 输出极性选择。(选项同上)
GPIO0_DS	1	0	R/W	GPIO0 驱动能力选择。 0: 12mA 输出驱动 1: 16mA 输出驱动
GPIO1_DS	1	0	R/W	GPIO1 驱动能力选择。(选项同上)
GPIO0_OUT	4	0000	R/W	GPIO0 输出源选择。 0000: 输出低电平 0001: 输出高电平 0010: 输出低速时钟 0011: 输出高速时钟分频 0100: 输出中断信号 其它: 内部测试用
GPIO1_OUT	4	0000	R/W	GPIO1 输出源选择。(选项同上)

12.4 中断相关寄存器

名称	位宽	初值	读写	描述
INT_FIFO_THRHD_EN	1	0	R/W	FIFO 数据量阈值中断使能控制。 0: 此中断不使能 1: FIFO 内数据量达到 FIFO_THRESHOLD 设置值时产生中断信号

名称	位宽	初值	读写	描述
INT_FIFO_OFLOW_EN	1	0	R/W	FIFO 向上溢出中断使能控制。 0: 此中断不使能 1: FIFO 满状态下发生写入时产生中断信号
INT_FIFO_UFLOW_EN	1	0	R/W	FIFO 向下溢出中断使能控制。 0: 此中断不使能 1: FIFO 空状态下发生读取时产生中断信号
INT_ADC_OV_EN	1	0	R/W	ADC 输入饱和中断使能控制。 0: 此中断不使能 1: 当 ADC 输入信号达到或超过饱和值时产生中断信号
INT_TIA_OV_EN	1	0	R/W	TIA 输出饱和中断使能控制。 0: 此中断不使能 1: 当 TIA 输出信号达到或超过饱和值时产生中断信号
INT_FIFO_AUTOCLR	1	0	R/W	读 FIFO 自动清中断配置。 0: 当读取 FIFO 时自动清除 FIFO 数据量阈值中断标志 1: 此功能不使能
INT_FIFO_THRHD	1	0	RO	FIFO 数据量阈值中断标志位。 0: 未产生此中断 1: FIFO 内数据量达到 FIFO_THRESHOLD 设置值时置位
INT_FIFO_OFLOW	1	0	RO	FIFO 向上溢出中断标志位。 0: 未产生此中断 1: FIFO 满状态下发生写入时置位
INT_FIFO_UFLOW	1	0	RO	FIFO 向下溢出中断标志位。 0: 未产生此中断 1: FIFO 空状态下发生读取时置位
INT_ADC_OV_TSA	1	0	RO	时隙 A 中 ADC 输入饱和中断标志位。 0: 未产生此中断 1: 在时隙 A 中 ADC 输入饱和时置位
INT_ADC_OV_TSB	1	0	RO	时隙 B 中 ADC 输入饱和中断标志位。(选项同上)
INT_ADC_OV_TSC	1	0	RO	时隙 C 中 ADC 输入饱和中断标志位。(选项同上)
INT_ADC_OV_TSD	1	0	RO	时隙 D 中 ADC 输入饱和中断标志位。(选项同上)

名称	位宽	初值	读写	描述
INT_TIA_OV_TSA	1	0	RO	时隙 A 中 TIA 输出饱和中断标志位。 0: 未产生此中断 1: 在时隙 A 中 TIA 输出饱和时置位
INT_TIA_OV_TSB	1	0	RO	时隙 B 中 TIA 输出饱和中断标志位。(选项同上)
INT_TIA_OV_TSC	1	0	RO	时隙 C 中 TIA 输出饱和中断标志位。(选项同上)
INT_TIA_OV_TSD	1	0	RO	时隙 D 中 TIA 输出饱和中断标志位。(选项同上)
INT_HLEV_TSA	1	0	RO	时隙 A 中数据过上阈值中断标志位。 0: 未产生此中断 1: 在时隙 A 中数据大于 HIGH_LEVEL_TSX 中设置的值
INT_HLEV_TSB	1	0	RO	时隙 B 中数据过上阈值中断标志位。(选项同上)
INT_HLEV_TSC	1	0	RO	时隙 C 中数据过上阈值中断标志位。(选项同上)
INT_HLEV_TSD	1	0	RO	时隙 D 中数据过上阈值中断标志位。(选项同上)
INT_LLEV_TSA	1	0	RO	时隙 A 中数据过下阈值中断标志位。 0: 未产生此中断 1: 在时隙 A 中数据小于 LOW_LEVEL_TSX 中设置的值
INT_LLEV_TSB	1	0	RO	时隙 B 中数据过下阈值中断标志位。(选项同上)
INT_LLEV_TSC	1	0	RO	时隙 C 中数据过下阈值中断标志位。(选项同上)
INT_LLEV_TSD	1	0	RO	时隙 D 中数据过下阈值中断标志位。(选项同上)
INT_FIFO_THRHD_IO	1	0	R/W	FIFO 数据量阈值中断 IO 选择。 0: 此中断通过 GPIO0 输出 1: 此中断通过 GPIO1 输出
INT_FIFO_OFLOW_IO	1	0	R/W	FIFO 向上溢出中断 IO 选择。(选项同上)
INT_FIFO_UFLOW_IO	1	0	R/W	FIFO 向下溢出中断 IO 选择。(选项同上)
INT_ADC_OV_TSA_IO	1	0	R/W	时隙 A 中 ADC 输入饱和中断 IO 选择。(选项同上)
INT_ADC_OV_TSB_IO	1	0	R/W	时隙 B 中 ADC 输入饱和中断 IO 选择。(选项同上)
INT_ADC_OV_TSC_IO	1	0	R/W	时隙 C 中 ADC 输入饱和中断 IO 选择。(选项同上)
INT_ADC_OV_TSD_IO	1	0	R/W	时隙 D 中 ADC 输入饱和中断 IO 选择。(选项同上)
INT_TIA_OV_TSA_IO	1	0	R/W	时隙 A 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_TIA_OV_TSB_IO	1	0	R/W	时隙 B 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_TIA_OV_TSC_IO	1	0	R/W	时隙 C 中 TIA 输出饱和中断 IO 选择。(选项同上)

名称	位宽	初值	读写	描述
INT_TIA_OV_TSD_IO	1	0	R/W	时隙 D 中 TIA 输出饱和中断 IO 选择。(选项同上)
INT_HLEV_TSA_IO	1	0	R/W	时隙 A 中数据过上阈值中断 IO 选择。(选项同上)
INT_HLEV_TSB_IO	1	0	R/W	时隙 B 中数据过上阈值中断 IO 选择。(选项同上)
INT_HLEV_TSC_IO	1	0	R/W	时隙 C 中数据过上阈值中断 IO 选择。(选项同上)
INT_HLEV_TSD_IO	1	0	R/W	时隙 D 中数据过上阈值中断 IO 选择。(选项同上)
INT_LLEV_TSA_IO	1	0	R/W	时隙 A 中数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSB_IO	1	0	R/W	时隙 B 中数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSC_IO	1	0	R/W	时隙 C 中数据过下阈值中断 IO 选择。(选项同上)
INT_LLEV_TSD_IO	1	0	R/W	时隙 D 中数据过下阈值中断 IO 选择。(选项同上)

12.5 选定时隙控制寄存器

选定时隙控制寄存器均有“TSX”标识，表示每个寄存器均可影响 TSA~TSD 中的一个或多个时隙的配置。具体的，这受 TSA_REG_SEL~TSD_REG_SEL 寄存器的控制。当对选定时隙控制寄存器执行读写操作时，TSA_REG_SEL~TSD_REG_SEL 寄存器被置位选中的对应时隙将被写入或读取。当有多个时隙被选中时，写操作将使每个时隙将被写入同样的值，而读操作则将返回最靠前一个选中的时隙的值。当希望向各时隙写入不同的配置时，需要单独选中，分别操作。

名称	位宽	初值	读写	描述
DWORD_DATA_TSX	1	0	R/W	数据输出位宽设置。 0: 数据以 16bits 位宽输出 1: 数据以 32bits 位宽输出
INT_LLEV_EN_TSX	1	0	R/W	数据过下阈值中断使能控制。 0: 此中断不使能 1: 相应时隙中数据过下阈值中断使能
INT_HLEV_EN_TSX	1	0	R/W	数据过上阈值中断使能控制。 0: 此中断不使能 1: 相应时隙中数据过上阈值中断使能
LLEV_SHFT_CNT_TSX	4	0000	R/W	下阈值数据位移设置。 LOW_LEVEL_TSX 左移 LLEV_SHFT_CNT_TSX 位后与转换数据相比较。
HLEV_SHFT_CNT_TSX	4	0000	R/W	上阈值数据位移设置。 HIGH_LEVEL_TSX 左移 HLEV_SHFT_CNT_TSX 位后与转换数据相比较。

名称	位宽	初值	读写	描述
LOW_LEVEL_T SX	16	0x0000	R/W	数据下阈值设置。 INT_LLEV_T SX 中断比较的基准。
HIGH_LEVEL_T SX	16	0x0000	R/W	数据上阈值设置。 INT_HLEV_T SX 中断比较的基准。
LED0_CURRENT_T SX	7	0x00	R/W	LED 驱动器 0 电流设置。 0: LED 驱动器 0 在相应时隙中关闭 1~16: LED 驱动器 0 电流约等于 LED0_CURRENT_T SX (mA) 17~127: LED 驱动器 0 电流约等于 (LED0_CURRENT_T SX-16)*1.9+16 (mA)
LED1_CURRENT_T SX	7	0x00	R/W	LED 驱动器 1 电流设置。(选项同上)
LED2_CURRENT_T SX	7	0x00	R/W	LED 驱动器 2 电流设置。(选项同上)
LED_OFFSET_T SX	8	0x17	R/W	LED 脉冲偏移时间。 预备状态结束到 LED 驱动器开始输出电流脉冲之间的时间间隔。(单位 μ s)
LED_MASK_T SX	4	0000	R/W	LED 脉冲屏蔽掩码。 在多脉冲时隙中, 对应脉冲是否屏蔽 LED 发射。LSB 对应第一个脉冲, 以此类推, 超过 4 脉冲的, 循环对应。
LED_WIDTH_T SX	8	0x03	R/W	LED 脉冲宽度。 LED 驱动器的输出脉冲宽度, 对相应时隙中的所有 LED 驱动器均一样。(单位 μ s)
PRECON_WIDTH_T SX	8	0x07	R/W	预备状态时间。 相应时隙激活前链路连接在预备状态的时间。(单位 μ s)
INTPD_PRE_CON_T SX	3	0	R/W	内部光电二极管阴极预备状态连接。 bit0 0: 不连接到 VC 1: 连接到 VC bit1 0: 不连接到 TIA_VREF 1: 连接到 TIA_VREF bit2

名称	位宽	初值	读写	描述
				0: 不连接到 TIA_N 1: 连接到 TIA_N
INTPD_ACT_CON_TSX	3	0	R/W	内部光电二极管阴极活动状态连接。(选项同上)
INO_PRE_CON_TSX	4	0010	R/W	INO 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 VC 10: 连接到 TIA_VREF 11: 连接到 VCOM bit2 0: 不连接到 TIA_N 1: 连接到 TIA_N bit3 0: 不短接 IN0 和 IN1 1: 短接 IN0 和 IN1 (仅当 bit1~bit0 为 00 时此设置有效)
INO_ACT_CON_TSX	4	0100	R/W	INO 端口活动状态连接。(选项同上)
IN2_PRE_CON_TSX	4	0010	R/W	IN2 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 VC 10: 连接到 TIA_VREF 11: 连接到 VCOM bit2 0: 不连接到 TIA_N 1: 连接到 TIA_N bit3 0: 不短接 IN2 和 IN3 1: 短接 IN2 和 IN3 (仅当 bit1~bit0 为 00 时此设置有效)
IN2_ACT_CON_TSX	4	0100	R/W	IN2 端口活动状态连接。(选项同上)

名称	位宽	初值	读写	描述
IN1_PRE_CON_T SX	4	0001	R/W	IN1 端口预备状态连接。 bit1~bit0 00: 浮空 01: 连接到 VC 10: 连接到 TIA_VREF 11: 连接到 VCOM bit2 0: 不连接到 TIA_P (TIA_P 自动连接至 VREF) 1: 连接到 TIA_P bit3 0: 不连接到 TIA_N 1: 连接到 TIA_N (仅当 bit2 为 0 时有效)
IN1_ACT_CON_T SX	4	0001	R/W	IN1 端口活动状态连接。(选项同上)
IN3_PRE_CON_T SX	4	0001	R/W	IN3 端口预备状态连接。(选项同上)
IN3_ACT_CON_T SX	4	0001	R/W	IN3 端口活动状态连接。(选项同上)
TIA_EN_T SX	1	1	R/W	跨阻放大器使能控制。 0: 跨阻放大器关闭 1: 跨阻放大器打开
TIA_VREF_T SX	2	00	R/W	TIA_VREF 电压选择。 00: 0.64V 01: 0.85V 10: 1.06V 11: 1.26V
TIA_GAIN_T SX	3	000	R/W	跨阻放大增益选择。 000: 12.5K 001: 25K 010: 50K 011: 100K 100: 200K 101: 400K

名称	位宽	初值	读写	描述
				110: 800K 111: 1.6M
TIA_CAP_T SX	8	0x00	R/W	跨阻放大器反馈电容选择。 位图形式，多位可叠加。 bit0: 159fF bit1: 318fF bit2: 636fF bit3: 1.58pF bit4: 1.58pF bit5: 3.16pF bit6: 4.74pF bit7: 9.48pF
ALC_EN_T SX	1	1	R/W	环境光抑制模块使能控制。 0: 环境光抑制模块关闭 1: 环境光抑制模块打开
ALC_BYP_T SX	1	0	R/W	环境光抑制模块旁路控制。 0: 信号链路经过环境光抑制模块及积分器 1: 信号链路不经过环境光抑制模块直接进入积分器 (仅当 ALC_INTG_BYP_T SX 为 0 时由小)
INTG_EN_T SX	1	1	R/W	积分器使能控制。 0: 积分器关闭 1: 积分器打开
ALC_INTG_BYP_T SX	1	0	R/W	环境光抑制模块及积分器旁路控制。 0: 信号链路经过环境光抑制模块及积分器 1: 信号链路不经过环境光抑制模块及积分器
INTG_AS_BUFF_T SX	1	0	R/W	积分器工作模式选择。 0: 作为积分器 1: 作为缓冲器
BUFF_GAIN_T SX	1	0	R/W	缓冲器增益选择。 0: 0dB

名称	位宽	初值	读写	描述
				1: -3dB
INTG_INPUT_RES_TSX	2	00	R/W	积分器输入电阻选择。 00: 680KΩ 01: 340KΩ 1X: 170KΩ
INTG_3DB_TSX	1	0	R/W	积分器增益选择。 0: 0dB 1: +3dB
INTG_OFFSET_TSX	8	0x16	R/W	积分器偏移时间。 预备状态结束到积分器开始积分之间的时间间隔。(单位μs)
INTG_FINE_OFFSET_TSX	5	0x06	R/W	积分器偏移时间微调。 预备状态结束到积分器开始正积分之间的时间间隔, 与 INTG_OFFSET_TSX 叠加。(单位 1/24μs)
INTG_WIDTH_TSX	8	0x04	R/W	积分时间。 积分器积分时间设置, 正积分时间窗口和负积分时间相等, 均等于此设置值。(单位μs)
REVERSE_INTG_TSX	4	0000	R/W	反向积分掩码。 在多积分时隙中, 对应积分周期是否反向(即负积分在前)。LSB 对应第一个积分周期, 以此类推, 超过 4 积分周期的, 循环对应。
SUBTRACTION_TSX	4	0000	R/W	数据取反掩码。 在多次转换时隙中, 对应转换数据是否取反。LSB 对应第一次转换, 以此类推, 超过 4 次转换的, 循环对应。
VC_SEL_TSX	2	00	R/W	时隙内 VC 电压选择。 00: AVDD 01: TIA_VREF 10: TIA_VREF + 250mV 11: GND
VC_SEL_MOD_TSX	2	00	R/W	调制模式时, 调制窗口期间的 VC 电压选择。 00: AVDD 01: TIA_VREF

名称	位宽	初值	读写	描述
				10: TIA_VREF + 250mV 11: GND
MOD_OFFSET_T SX	8	0x13	R/W	调制窗口偏移时间。 调制模式时, 预备状态结束到调制窗口开始之间的时间间隔。(单位 μ s)
MOD_WIDTH_T SX	8	0x03	R/W	调制宽度。 调制模式时, 调制窗口的宽度。(单位 μ s)
MOD_TYPE_T SX	2	00	R/W	调制模式选择。 00: 非调制模式 01: 浮空调制 10: 非浮空调制 11: 保留
ADC_ADJUST_T SX	16	0x0000	R/W	ADC 失调校正。 每次转换结果自动加上校正值输出。
NUM_REPEAT_T SX	8	0x00	R/W	每时隙转换次数。 每时隙转换次数 = NUM_REPEAT_T SX + 1
NUM_INT_T SX	4	0000	R/W	每次转换积分次数。 每次转换积分次数 = NUM_INT_T SX + 1 每次积分包含一次对应 LED 驱动器发射。
SUB_PERIOD_T SX	4	0000	R/W	时隙次级分频系数。 本时隙(SUB_PERIOD+1)个主时隙周期运行一次。
IOC_CURRENT_T SX	9	0x0000	R/W	输入偏置消除电流。 产生的消除电流 = IOC_CURRENT * 0.208 μ A
IOC_P_SOURCE_T SX	1	0	R/W	向 TIA_P 灌偏置消除电流。 0: 不使能 1: 使能
IOC_P_SINK_T SX	1	0	R/W	从 TIA_P 抽偏置消除电流。(选项同上)
IOC_N_SOURCE_T SX	1	0	R/W	向 TIA_N 灌偏置消除电流。(选项同上)
IOC_N_SINK_T SX	1	0	R/W	从 TIA_N 抽偏置消除电流。(选项同上)
IOC_DLY_T SX	2	00	R/W	输入偏置消除电流相对 LED 脉冲的延迟。


名称	位宽	初值	读写	描述
				00: 与发射链路同步 01: 相对发射链路延迟 41.7ns 10: 相对发射链路延迟 83.3ns 11: 相对发射链路延迟 125ns
IOC_EN_TSX	1	0	R/W	输入偏置消除使能。

12.6 数据寄存器


名称	位宽	初值	读写	描述
CLR_FIFO	1	-	WO	写 1 清除 FIFO 数据。
FIFO_THRESHOLD	6	0x0B	R/W	FIFO 数据量阈值配置。 FIFO 数据量阈值 = FIFO_THRESHOLD + 1
FIFO_OVER_WRITE	1	1	R/W	FIFO 覆写配置。 0: FIFO 满时丢弃新数据 1: FIFO 满时覆盖旧数据
FIFO_WORD_COUNT	8	0x00	RO	FIFO 数据深度指示。
FIFO_DATA	16	0x0000	RO	FIFO 数据输出。 连续读不会自加寄存器地址，而会依先进先出次序读出转换数据。
DIS_TIA_OV_OUT_FS	1	0	R/W	关闭 TIA 输出饱和修改输出数据功能。 0: 检测到 TIA 输出饱和时，自动修改 FIFO 数据到满幅。 1: 检测到 TIA 输出饱和时，不修改 FIFO 数据。
ADC_OV_OUT_FS	1	0	R/W	ADC 输入饱和修改输出数据功能。 0: 检测到 ADC 输入饱和时，不修改 FIFO 数据。 1: 检测到 ADC 输入饱和时，自动修改 FIFO 数据到满幅。

13 封装与包装信息





13.1 封装外形尺寸







QFN-20




WLCSP-16




OLGA-20



OLGA-15




OLGA-10




OLGA-13

13.2 包装材料信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



产品型号	封装类型	引脚总数	每卷芯片颗数	卷轴直径 (mm)	卷轴宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	PIN1 象限
ZSPD4000-QN	QFN20	20	3000	178	12	3.23	3.23	1.05	4	12	Q1
ZSPD4000-WL	WLCSP-16	16	3000	178	8	1.75	1.75	0.55	4	8	Q1
ZSPD4005-QN	QFN20	20	3000	178	12	3.23	3.23	1.05	4	12	Q1
ZSPD4001-LG	OLGA20	20	3000	178	8	3.2	3.2	1.05	4	8	Q1
ZSPD4018-LG	OLGA15	15	3000	178	8	3.2	3.2	1.05	4	8	Q1
ZSPD4002-LG	OLGA10	10	4000	330	12	2.9	4.9	1.1	8	12	Q4
ZSPD4003-LG	OLGA13	13	4000	330	16	3.9	7.4	1.1	8	16	Q1

TAPE AND REEL BOX DIMENSIONS



产品型号	封装类型	引脚总数	每卷芯片颗数	长 L (mm)	宽 W (mm)	高 H (mm)
ZSPD4000-QN	QFN20	20	3000 X10 卷	210	210	210
ZSPD4000-WL	WLCSP-16	16	3000	205	200	30
ZSPD4005-QN	QFN20	20	3000 X10 卷	210	210	210
ZSPD4001-LG	OLGA20	20	3000	415	325	250
ZSPD4018-LG	OLGA15	15	3000	415	325	250
ZSPD4002-LG	OLGA10	10	4000	405	370	150
ZSPD4003-LG	OLGA13	13	4000	405	370	150

14 型号列表

型号	封装	备注
ZSPD4000-QN	20 引脚 QFN 封装	较低的焊接工艺要求，适合手环手表等用途。
ZSPD4000-WL	16 引脚 WLCSP 封装	极小的封装尺寸，适合于智能戒指等空间紧凑的应用。
ZSPD4005-QN	20 引脚 QFN 封装	仅支持 1 路 PD 输入，无 ECG 功能，低成本方案。
ZSPD4001-LG	20 引脚光学 LGA 封装	透明的光学封装，可使用片上光电二极管，适合透射式等应用。
ZSPD4018-LG	15 引脚光学 LGA 封装	透明的光学封装，可使用片上光电二极管，适合透射式、耳机等应用。
ZSPD4002-LG	10 引脚光学 LGA 封装	透明的光学封装，可使用片上光电二极管，集成 3 波长 LED，适合智能戒指等对空间要求苛刻的应用。
ZSPD4003-LG	13 引脚光学 LGA 封装	透明的光学封装，集成高性能光电二极管，集成 3 波长 LED，适合要求高集成度的手环手表或空间可容纳的智能戒指等应用。

联系方式

总部地址：北京市门头沟区莲石湖西路 98 号石龙阳光大厦 23 层

电话：010-60802986

深圳分公司/销售中心地址：深圳市南山区科技中二路软件园一期 1 栋 3 楼 302-7

业务联系邮箱：sales@zettasensing.com

修订历史记录

日期	版本	说明
2022 年 04 月 08 日	1.0	首次发布。
2022 年 05 月 04 日	1.1	增加 OLGA 封装形式。
2022 年 07 月 25 日	1.2	增加光学性能参数。
2022 年 09 月 30 日	1.3	修正寄存器说明，修正引脚定义，增加子时隙分频说明，完善参数表，增加 ECG 说明。
2022 年 12 月 26 日	1.4	修正部分寄存器说明，修正部分原理说明。
2023 年 04 月 12 日	1.5	修正部分寄存器说明，修正部分性能参数，增加 OLGA-13 封装，修正部分引脚说明。
2023 年 06 月 12 日	1.6	修正 LED 电流寄存器说明，修改 OLGA-13 封装图。
2023 年 08 月 08 日	1.7	修改 ADC_ADJUST_TSX 寄存器描述
2024 年 04 月 29 日	1.8	增加封装与包装信息。
2024 年 09 月 14 日	1.9	增加 WLCSP 封装与包装信息。
2025 年 06 月 23 日	1.10	修正 OLGA-13\OLGA-20\QFN20 俯视图。
2025 年 09 月 01 日	1.11	增加 ZSPD4018 相关。

法律声明

北京泽声科技有限公司（以下简称泽声科技）保留随时对产品规格及本文档进行修改而不另行通知的权力。用户购买泽声科技产品或基于泽声科技产品进行设计前，应与泽声科技联系以取得最新的信息。

本文档信息仅供用户参考，泽声科技不对包括但不限于信息的准确性、完整性、知识产权等做任何明示或暗示的保证。泽声科技不对因使用本文档信息所造成的任何损失担负赔偿责任。

在系统中使用、整合泽声科技产品的人员（以下简称开发人员）应理解并同意，开发人员应自行实施独立的分析、评价和判断，且应全权负责并确保应用的安全性。开发人员的应用应符合所有适用的法律与行业规范。

除明确指出外，泽声科技不对产品达到或符合任何特定行业标准或安全标准做出暗示的保证，也不对产品未达到任何特定行业标准或安全标准而承担任何责任。如泽声科技宣称产品“有助于”、“适用于”特定行业标准或安全标准，意味着该产品设计上旨在帮助客户开发自己的符合相关特定行业标准或安全标准的产品，而不说明泽声科技的产品具有任何安全保证功能。开发人员必须确保其设计遵守适用于其应用的相关标准和安全要求。除非获得针对特定产品应用的授权，否则开发人员不可将泽声科技产品用于关乎性命的医疗设备（指出现故障会导致严重身体伤害或死亡的医疗设备）。