

8 比特高速模数 (ADC) 转换器

MS5510

描述:

MS5510 是 8 比特, 20MSPS 模数转换器 (ADCs), 同时使用一个半闪速结构。MS5510 在 5V 的电源电压下工作, 其典型功耗只有 130mW, 包括一个内部的采样保持电路, 具有高阻抗方式的并行输出口以及内部基准电阻。

与闪速转换器 (flash converters) 相比, 半闪速结构减少了功耗和晶片尺寸。通过在 2 步过程 (2-step process) 中实现转换, 可以大大减少比较器的数目。转换数据等待时间为 2.5 个时钟。

MS5510 有两种工作模式。模式一使用 3 个内部基准电阻连接 V_{DDA} 可产生标准的 2V 满度转换范围。为了实现此选项仅需外部跳线器。模式二通过内部电阻区产生标准的 4V 满度转换范围。这减少了对外部基准或电阻器的需求。差分线性度在 25°C 温度下为 0.5LSB, 在整个工作温度范围内的最大值是 0.75LSB。用差分增益 1% 和差分相位为 0.7% 可以规定动态特性范围。

MS5510 的工作温度 -45°C 至 85°C。

应用范围


- 数字电视
- 多媒体图像处理
- 视频会议
- 高速数据转换
- 正交调制解调器

特点:

- 模拟信号输入范围:
 - 模式一...2V MAX
 - 模式二...4V MAX
- 8 比特分辨率
- 积分线性误差
 - ± 0.75 LSB (25°C)
 - ± 1 LSB (-20°C-75°C)
- 微分线性误差
 - ± 0.5 LSB (25°C)
 - ± 0.75 LSB (-20°C-75°C)
- 最快转换频率
20MSPS
- 5V 单电源工作
- 低功耗
 - 模式一...127.5mW
 - 模式二...150mW

管脚定义


1. 管脚图:




2. 管脚说明

管脚名	编号	类型	描述
AGND	20, 21		模拟地
ANALOG IN	19	输入	模拟输入
CLK	12	输入	时钟输入
DGND	2,24		数字地
D1-D8	3-10	输出	数字数据输出。D1=LSB, D8=MSB
\overline{OE}	1	输入	输出使能, $\overline{OE}=0$ 时, 数据输出, $\overline{OE}=1$ 时, 输出高阻
V _{DDA}	14,15,18		模拟电源电压
V _{DDD}	11,13		数字电源电压
REFB	23	输入	低基准电压输入
REFBS	22		低基准电压。当使用模式一时内部电压分压器以产生额定 2V 基准时, 此端短路至 REFB 端。当使用模式二时, 此端接至地。
REFT	17	输入	高基准电压输入
REFTS	16		高基准电压。当使用内部电压分压器以产生额定 2V 基准时, 此端短路至 REFT 端。当使用模式二时, 此端接 V _{DDA} 。


结构框图



输入/输出结构示意图



I/O 时序图



推荐的工作条件

		MIN	NOM	MAX	单位
电源电压	V _{DDA} -AGND	4.75	5	5.25	V
	V _{DDD} -AGND	4.75	5	5.25	
	AGND-DGND	-100	0	100	mV
基准输入电压 (顶), V _{ref (T)}	模式二	V _{REFB+2}		4	V
基准输入电压 (底), V _{ref (B)}	模式二	0		V _{REFT4}	V
模拟输入电压范围, V _{I (ANLG)}		V _{REFB}		V _{REFT}	V
高电平输入电压, V _{IH}		4			V
低电平输入电压, V _{IL}				1	V
脉冲宽度, 时钟高电平, t _{w (H)}		25			ns
脉冲宽度, 时钟低电平, t _{w (L)}		25			ns

电学特性

V_{DD}=5V, V_{REFT}=2.5V, V_{REFB}=0.5V, f_(CLK)=20MHz, T_A=25°C 时的电学特性 (除特别说明外)

数字 I/O

参数	测试条件	MIN	NOM	MAX	单位
I _{IH} 高电平输入电流	V _{DD} =MAX, V _{IH} =V _{DD}			5	uA
I _{IL} 低电平输入电流	V _{DD} =MAX, V _{IL} =0			5	
I _{OH} 高电平输出电流	\overline{OE} =GND, V _{DD} =MIN, V _{OH} =V _{DD} -0.5V	-1.5			mA
I _{OL} 低电平输出电流	\overline{OE} =GND, V _{DD} =MIN, V _{OL} =0.4V	2.5			
I _{OZH} 高电平高阻态输出漏电流	\overline{OE} =V _{DD} , V _{DD} =MAX, V _{OH} =V _{DD}			16	uA
I _{OZL} 低电平高阻态输出漏电流	\overline{OE} =V _{DD} , V _{DD} =MIN, V _{OL} =0			16	

功耗

参数	测试条件	MIN	NOM	MAX	单位	
I _{DD} 电源电流	f _(CLK) =20MHz, NTSC 斜波输入		18	27	mA	
I _{ref} 基准电压电流	模式一	V _{ref} =REFT-REFB=2V	5.2	7.5	10.5	mA
	模式二	V _{ref} =REFT-REFB=4V	10.4	15	21	

静态性能

参数	测试条件	MIN	NOM	MAX	单位
REFB 自生偏压 (1)	REFB 短接到 REFBS, REFT 短接到 REFTS	0.57	0.61	0.65	V
REFT-REFB 自生偏压 (2)		1.9	2.02	2.15	
REFT 自生偏压 (3)	REFB 接 AGND, REFT 接 REFTS	2.18	2.29	2.4	
R _{ref} 基准电压电阻	在 REFT 和 REFB 之间	190	270	350	

C _i 模拟输入电容		V _{I(ANLG)} =1.5V+0.07V _{rms}		16		pF
积分线性误差 (INL)	模式一	f _(CLK) =20MHz, V _I =0.5V 到 2.5V	T _A =25° C	±0.4	±0.7	LSB
			T _A =-20-75° C		±1	
	模式二	f _(CLK) =20MHz, V _I =0 到 4V	T _A =25° C	±0.4	±0.7	
			T _A =-20-75° C		±1	
差分线性误差 (DNL)	模式一	f _(CLK) =20MHz, V _I =0.5V 到 2.5V	T _A =25° C	±0.3	±0.5	
			T _A =-20-75° C		±0.7	
	模式二	f _(CLK) =20MHz, V _I =0 到 4V	T _A =25° C	±0.3	±0.5	
			T _A =-20-75° C		±0.7	
E _{ZS} 零点误差	模式一	V _{ref} =REFT-REFB=2V	-18	-43	-68	mV
	模式二	V _{ref} =REFT-REFB=4V	-36	-86	-136	mV
E _{FS} 满幅误差	模式一	V _{ref} =REFT-REFB=2V	-20	0	20	mV
	模式二	V _{ref} =REFT-REFB=4V	-40	0	40	mV

工作特性


工作条件 V_{DD}=5V, V_{REF1}=2.5V, V_{REFB}=0.5V, f_(CLK)=20MHz, T_A=25° C 时 (除非特别说明外)

参数		测试条件		MIN	NOM	MAX	单位
f _{conv} 最大转换率	模式一	f _I =1kHz 斜波	V _{I(ANLG)} =0.5-2.5V			20	MSPS
	模式二		V _{I(ANLG)} =0-4V			20	MSPS
BW 模拟输入带宽	At-1dB				14		MHz
t _{d(D)} 数字输出延迟	C _L ≤10pF				18	30	ns
差分增益	NTSC40 Institute of Radio Engineer (IRE)模型波, f _{conv} =14.3MSPS				1%		
差分相位					0.7		degrees
t _{AJ} 采样抖动时间					30		ps
t _{d(s)} 采样延迟时间					4		ns
t _{en} 使能时间, OE 下降沿到输出有效数据	C _L =10pF				5		ns
t _{dis} 失效时间, OE 上升沿到输出高阻态	C _L =10pF				7		ns
无杂散动态范围 (SFDR)	输入 1MHz	T _A =25° C			45		dB
		满度			43		
	输入 3MHz	T _A =25° C			45		
		满度			46		
	输入 6MHz	T _A =25° C			43		
		满度			42		

	输入 10MHz	T _A =25° C		39		
		满度		39		
SNR (Signal-to-noise ratio)	T _A =25° C			46		dB
		满度		44		

功能说明


MS5510 是具有两个低位比较器块的半闪速 (semiflash) ADC (每四位一个比较器)。如图 3 所示, 输入电压 $V_I(1)$ 在 CLK1 的下降沿采样入高位比较器块和低位比较器块(A), S(I)。高位比较器块在 CLK2 上升沿确定高位数据 UD(1), 同时, 低基准电压 (lower reference voltage) 产生与高位数据相对应的电压 RV(1)。低位比较器块(A)在 CLK3 上升沿确定低位数据 LD(1)。VD(1)和 LD(1)在 CLK4 的上升沿组合在一起并输出为 OUT(1)。根据上面所述的内部操作, 输出数据滞后模拟输入电压采样点 2.5 个时钟。输入电压 $V_I(2)$ 在 CLK2 下降沿被采样, UD(2)在 CLK3 的上升沿最后确定, LD(2)在 CLK4 的上升沿被低位比较器块(B)最后确定。OUT(2)在 CLK5 上升沿输出。




内部基准
工作模式一

MS5510 具有三个内部电阻以便能产生内部基准电压。这些电阻连接到 VDDA, REFTS, REFT, REFB, REFBS 以及 AGND。

要使用内部产生的基准电压，应当如图 4 所示那样进行连接。这种连接提供用于额定数字输出的标准视频 2V 基准。


工作模式二

模拟输入电压范围为 4V，REFT 接 4V 电压，REFB 接地，其它端口如图所示连接。这种连接通过输入一个 0 到 4V 的 ANALOG IN 信号来提供数字输出。



功能表

输入信号电压	步骤	数字输出编码							
		MSB				LSB			
$V_{ref}(B)$	255	0	0	0	0	0	0	0	0
•	•	•	•	•	•	•	•	•	•
•	•	•	•	•	•	•	•	•	•
•	128	0	1	1	1	1	1	1	1
•	127	1	0	0	0	0	0	0	0
•	•	•	•	•	•	•	•	•	•
•	•	•	•	•	•	•	•	•	•
$V_{ref}(T)$	0	1	1	1	1	1	1	1	1

极限参数

电源电压, V_{DDA} , V_{DDD}	7V
基准电压输入范围, V_{REF1} , V_{REFB}	AGND 至 V_{DDA}
模拟输入电压范围, V_I (ANLG)	AGND 至 V_{DDA}
数字输入电压范围, V_I (DGTL)	DGND 至 V_{DDD}
数字输出电压范围, V_O (DGTL)	DGND 至 V_{DDD}
工作温度范围 (自然通风), T_A	-45°C 至 85°C
储存温度范围, T_{stg}	-55°C 至 150°C


✧ 强度超出所列的极限参数可能导致器件的永久性损坏, 这些仅是极限参数, 并不意味着在极限参数条件下或在任何其他超出推荐工作条件下所示参数的情况下器件能有效地工作。 延长在极限参数条件下的工作时间会影响器件的可靠性。

应用资料

以下注记是应当与 MS5510 一起使用的设计推荐项。


- 为了减少系统噪声, 外部模拟和数字电路应当实际上分离开来并尽可能屏蔽。
- 在整个评估和生产过程中应当使用射频 (RF) 试验板或印制电路板 (PCB) 技术。用于测试评估 (bench evaluation) 的试验板应当镀铜。
- 因为 AGND 和 DGND 在内部未连接, 所以这些引脚需要在外部连接。采用试验板时, 这些地线应当通过具有良好电源旁路的单独引线连接。为了使拾取的噪声为最小, 最好把隔开的双绞线电缆 (separate twisted-pair cables) 用于电源线。在印制电路板布局上应用使用模拟和数字地平面。
- VDD 至 AGND 和 V_{DDD} 至 DGND 应当分别用 1 μ F 电容器去耦, 去耦电容应当尽可能靠近它所影响的器件引脚处。对 0.01 μ F 电容, 推荐使用陶瓷芯片电容器。对模拟和数字地, 为了确保无固态噪声 (solid noise-free) 的接地连接, 试验时应当小心。
- VDD, AGND 以及 ANALOG IN 引脚应当与高频引脚 CLK 和 D0-D7 隔离开来。当可能时, 在印制电路板上 AGND 走线应当放在 ANALOG IN 走线的两侧以供屏蔽之用。
- 在测试与使用器件时, 在感兴趣的频率范围内连接到模拟输入端的驱动源电阻应当是 10 Ω 或更小的数值。

模式二应用




元件	说明
C1,C3-C4,C6-C11	0.1 μ f
C2	10pf
C5	47 μ f
FB1,FB2,FB3,FB7	铁氧体磁环
Q1	2N3414 或等效器件
R1,R3	75 Ω
R2	500 Ω
R4	10K Ω
R5	300 Ω


模式一应用



模式二应用



24 PIN PLASTIC SOP (375 mil)




NOTE

1. Controlling dimension — millimeter.
2. Each lead centerline is located within 0.12 mm (0.005 inch) of its true position (T.P.) at maximum material condition.

ITEM	MILLIMETERS	INCHES
A	15.3 ^{+0.41} _{-0.2}	0.602 ^{+0.017} _{-0.008}
B	0.87 MAX.	0.035 MAX.
C	1.27 (T.P.)	0.050 (T.P.)
D	0.42 ^{+0.08} _{-0.07}	0.017 ^{+0.003} _{-0.004}
E	0.125±0.075	0.005±0.003
F	2.9 MAX.	0.115 MAX.
G	2.50±0.2	0.098 ^{+0.009} _{-0.008}
H	10.3±0.2	0.406 ^{+0.008} _{-0.009}
I	7.2±0.2	0.283 ^{+0.009} _{-0.008}
J	1.6±0.2	0.063±0.008
K	0.17 ^{+0.08} _{-0.07}	0.007 ^{+0.003} _{-0.004}
L	0.8±0.2	0.031 ^{+0.009} _{-0.008}
M	0.12	0.005
N	0.10	0.004
P	3° ^{+7°} _{-3°}	3° ^{+7°} _{-3°}

P24GT-50-375B-2

TSSOP24/PP PACKAGE OUTLINE DIMENSIONS


Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
D	7.700	7.900	0.303	0.311
D1	3.400	3.600	0.134	0.138
E	4.300	4.500	0.169	0.177
b	0.190	0.300	0.007	0.012
c	0.090	0.200	0.004	0.008
E1	6.250	6.550	0.246	0.258
E2	2.700	2.900	0.106	0.122
A		1.100		0.043
A2	0.800	1.000	0.031	0.039
A1	0.020	0.150	0.001	0.006
e	0.65 (BSC)		0.026 (BSC)	
L	0.500	0.700	0.02	0.028
H	0.25 (TYP)		0.01 (TYP)	
θ	1°	7°	1°	7°